(Item 1 from file: 351) DIALOG(R) File 351: Derwent WPI (c) 2003 Thomson Derwent. All rts. reserv.

Image available 008218207 WPI Acc No: 1990-105208/ 199014

Forming solder bump electrode on pads of IC wafer - fuses solder ball on each pad with hot plate NoAbstract Dwg 2/2

Patent Assignee: EPSON CORP (SHIH)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Applicat No Date Week Kind Kind Date Patent No 19880823 19900227 JP 88209025 A · A JP -2058229

Priority Applications (No Type Date): JP 88209025 A 19880823

Patent Details:

Filing Notes Main IPC Patent No Kind Lan Pg

JP 2058229

Title Terms: FORMING; SOLDER; BUMP; ELECTRODE; PAD; IC; WAFER; FUSE; SOLDER

; BALL; PAD; HOT; PLATE; NOABSTRACT

Derwent Class: U11

International Patent Class (Additional): H01L-021/32

File Segment: EPI

(Item 1 from file: 347) 3/5/2 DIALOG(R) File 347: JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

Image available 03082729 MANUFACTURE OF SOLDER BUMP TYPE ELECTRODE

02-058229 [JP 2058229 PUB. NO.: February 27, 1990 (19900227)

PUBLISHED: MURAKAMI HIROAKI INVENTOR(s):

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

63-209025 [JP 88209025] August 23, 1988 (19880823) APPL. NO.: FILED:

[5] HO1L-021/321 INTL CLASS:

42.2 (ELECTRONICS -- Solid State Components) JAPIO CLASS:

Section: E, Section No. 927, Vol. 14, No. 225, Pg. 82, May JOURNAL:

14, 1990 (19900514)

ABSTRACT

PURPOSE: To reduce the dispersion of the levels between solder bump type electrodes while extending the contact space between the solders and a mounting board to assure the high mounting stability by a method wherein the upper parts of the solders are flattened by reflowing them using a plate arranged in parallel with an integrated circuit board.

CONSTITUTION: In order to form solder bump type electrodes on an electrode pad of an integrated circuit, the upper parts of solders 5 are flattened by reflowing them using a plate 6 arranged in parallel with an integrated circuit board 1. For example, solder bump type electrodes comprising diffused barrier metals 2, spacer metals 3 and solders 4 are formed on the electrode pad of the integrated circuit board 1. At that time, the spacer metals 3 and the solders 4 formed by plating process take mushroom shape. Later, all the levels of solders 5 are kept constant while the upper parts thereof are flattened by arranging the glass plate 6 in parallel with the integrated circuit board 1 during the solder reflowing process.

and the first of the first and a second of the second of t

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-058229

(43)Date of publication of application: 27.02.1990

(51)Int.CI.

H01L 21/321

(21)Application number: 63-209025

(71)Applicant:

SEIKO EPSON CORP

(22)Date of filing:

23.08.1988

(72)Inventor:


MURAKAMI HIROAKI


(54) MANUFACTURE OF SOLDER BUMP TYPE ELECTRODE

(57)Abstract:

PURPOSE: To reduce the dispersion of the levels between solder bump type electrodes while extending the contact space between the solders and a mounting board to assure the high mounting stability by a method wherein the upper parts of the solders are flattened by reflowing them using a plate arranged in parallel with an integrated circuit board.

CONSTITUTION: In order to form solder bump type electrodes on an electrode pad of an integrated circuit, the upper parts of solders 5 are flattened by reflowing them using a plate 6 arranged in parallel with an integrated circuit board 1. For example, solder bump type electrodes comprising diffused barrier metals 2, spacer metals 3 and solders 4 are formed on the electrode pad of the integrated circuit board 1. At that time, the spacer metals 3 and the solders 4 formed by plating process take mushroom shape. Later, all the levels of solders 5 are kept constant while the upper parts thereof are flattened by arranging the glass plate 6 in parallel with the integrated circuit board 1 during the solder reflowing process.





LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

19 日本国特許庁(JP)

① 特許出願公開

四 公 開 特 許 公 報 (A)

平2-58229

⑤Int.Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)2月27日

H 01 L 21/321

6824-5F H 01 L 21/92

F

審査請求 未請求 請求項の数 1 (全3頁)

公発明の名称 半田パンプ型電極の製造方法

②特 頭 昭63-209025

20出 顕 昭63(1988)8月23日

砂発明 者村 上

松 ඟ 复鲜胆

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会社内

の出 顋 人 セイコーエブソン株式

東京都新宿区西新宿2丁目4番1号

会社

⑩代 理 人 弁理士 上柳 雅誉 外1名

明 椰 客

1.発明の名称

半田パンプ型電話の製造方法

2 特許請求の範囲

集和回路の電極パッド上の半田パンプ型電影の 製造方法において、

(a) リフロー 後の 半田の上部が 平坦な形状と、

(b) 集財回路基板と平行に配配した板を用いてリフローをすることにより、前記形状を得ることを特殊とする半田パンプ型は低の製造方法。

3.発明の評細な説明

[磁象上の利用分野]

本発明は、半導体装置、電極パッド上の半田パンプ型電優に関する。

[発明の概要]

本発明は、半導体装置,気度ベッド上の半田パンプ型は低において、

集役回路基板と平行に配配した板を用いてリフローし、半田上部を平担化することにより、半田パンプ型電便間高さばらつきを低減、かつ半田と実装基板の接触面複を広くして、高い実装安定性を得ようとしたものである。

〔従来の技術〕

従来、半導体装置、電優パッド上の半田パンプ型電優の構造に関しては数多くの提案がなされ、 改良が加えられている。

例えば、Solidetate technology , April , 1980 年版の様に、フォトレジストを使用し、メッキによりパンプ型低低を形成した場合には第2図(a)にあるように、大きなキノコ状の半田パンプ型電低が形成されるものであった。これを解決するために半田リフロー処理で半田を溶融し、その表面扱力により第2図(4)のような原状

の半田パンプ型電医を得たものであった。

[発明が解決しようとする課題]

しかし従来の技術では、メッキ時の半田量が、 リフロー後の半田パンプ型電腦、ショーを配する。 半田量がわずかでもばらつくと、リフロー後の高さは大きくばらつくため、低いパンプ型電腦は、 突装する場合、実装悲板との接触が悪く大きな問題となっていた。しかも球状であるため、接触面 値が少なく、特に半導体装置または実装裏板の片 値から熱する実装方法では熱の伝わりが悪く、大 きな問題となっていた。

そこで、本発明は従来のこのような問題点を解 供するため、集団回路基板と平行に記録した板を・ 用いてリフローし、半田上部を平担化することに より、半田パンプ型電弧間高さばらつきの低減、 かつ半田と実装基板の接触面板を広くして高い実 接安定性を持ることを目的としている。

板1と平行にガラス板6を配することによって、 中田の高さは全て一定に保つことができ、メッキ 弦の半田量はらつきは、ほとんど無視することが できるようになる。 集積回路 茜板1 と ガラス 板 6 の距離を変えることにより、 半田 パンプ型 紅色の 高さや平世部分の面積を自由に変えることができ る。

このような形状及び製造方法の半田パンプ型電係は、従来の半田パンプ型電優に比べると、 届さはらつきが低めて小さく、 実装落板との接触面積も広く、 安定した実装を行なうことができるばかりか、 多様な実装方式にも対応することができるものである。

実施例では半田リフローの際にガラス板 6 を使用したが、牛田にぬれなく、かつリフロー温度に耐えることのできる材料ならばそのほとんどが応用することができる。

[発明の効果]

本発明は、半導体装置の半田パンプ型電極にお

【課題を解決するための手段】

上記課題を解決するために、本発明の半田パンプ型電優形状及びその製造方法は、

ロ) リフロー後の半田の上部が平坦な形状と、が、 無限回路基板と平行に配置した板を用いてリフローすることにより、前記形状を得ることを特徴とする。

[実施例]

以下に、本発明の実施例を図面にもとづいて説明する。

第1図(α)にあるように、半田パング型電域とは集役回路装板1の電域パッド上に、拡放パリア企業2、スペーサー金属3、半田4はメッキによりので、スペーサー金属3と半田4はメッキにより形成されるためキノコのような形状となる。従来の半田パング型電域は、半田リフローのので、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、半田リフローの際、集役回路等では、本発明は、半田リフローの際、集役回路等では、本発明は、半田リフローの際、集役回路を対していませば、

WT.

集積回路基板と平行に配した板を用いてリフローし、中田上部を平坦化することにより、 半田パンプ型電極間高さばらつきを低波、かつ半田と実装基板の接触面積を広くして、高い実接安定性を得ることができた。

4.図面の簡単な説明

第1図(c) ~ (c)は、本発明の実施例による半田パンブ製質優の製造工程の新面図。

第2図(a)ァ(b)は、従来の半田バンブ型 電豚の製み工程の新面図。


- 1 … … 無 後 回 路 基 板
- 2 ………拡政パリア会展膜・
- 5 … … … スペーサー金 展
- 4 … … # 田
- 5 … … … リフロー後の半田
- 6 … … … ガラス板
- 8 … … … 拡散パリア金属膜

持開平2-58229(3)


1 1 … … リフロー徒の半日

(a) (iii)


以上



出版人 セイコーエブソン株式会社 代理人 弁理士 上御雅苷(他1名)



第 1 図



第 2 図